目 录
第1章 浅谈FPGA技术、优势、学习途径t（1）
1.1 FPGA的诞生、发展t（1）
1.1.1 FPGA的诞生t（1）
1.1.2 FPGA的发展与未来t（4）
1.1.3 博弈，在入门之前t（7）
1.2 Altera FPGA介绍及发展、应用t（8）
1.2.1 Altera公司介绍t（8）
1.2.2 Altera产品介绍t（9）
1.2.3 Altera FPGA的开发平台t（15）
1.2.4 Altera FPGA的动态与应用t（17）
1.2.5 Altera FPGA的应用t（20）
1.2.6 对比ARM与DSP，认清FPGAt（23）
1.3 善用网络资源，不断总结自我t（26）
第2章 Quartus II 13.0套件的下载及安装t（29）
2.1 写在前面的话t（29）
2.2 Quartus II 13.0软件下载t（30）
2.3 Quartus II 13.0组件安装t（32）
2.4 Quartus II 13.0 Device安装t（36）
2.5 USB Blaster下载器驱动程序的安装t（39）
第3章 Verilog HDL语法简介t（43）
3.1 What is Verilog HDL？t（43）
3.2 设计层次t（44）
3.3 设计流程t（44）
3.4 基本语法介绍t（46）
3.4.1 模块modulet（46）
3.4.2 注释t（47）
3.4.3 大小写t（47）
3.4.4 参数声明parametert（48）
3.4.5 预处理指令t（48）
3.4.6 常量t（49）
3.4.7 变量t（50）
3.4.8 运算符t（51）
3.5 Verilog HDL建模t（54）
3.5.1 结构建模t（54）
3.5.2 数据流建模t（56）
3.5.3 行为建模t（57）
3.5.4 关于状态机t（66）
第4章 MAX II CPLD/Cyclone II/IV FPGA PCB Layout设计t（76）
4.1 浅谈PCB Layoutt（76）
4.2 MAX II CPLD核心电路设计t（77）
4.2.1 MAX II CPLD背景及简介t（77）
4.2.2 EPM240T100C5N设计需求研究及分析t（79）
4.2.3 EPM240T100C5N核心板原理图设计t（83）
4.2.4 EPM240T100C5N核心板布局布线t（87）
4.3 Cyclone II FPGA核心电路设计t（88）
4.3.1 Cyclone II FPGA背景及简介t（88）
4.3.2 Cyclone II数据手册解读与EP2C8Q208C8N的设计研究t（89）
4.3.3 EP2C8Q208C8N核心板原理图设计t（101）
4.3.4 FPGA核心板Layout注意事项t（110）
4.4 Cyclone IV FPGA核心电路设计t（113）
4.4.1 Cyclone IV FPGA简介t（113）
4.4.2 Cyclone IV FPGA数据手册分析与EP4CE6E22C8N的设计研究t（115）
4.4.3 Cyclone IV FPGA核心电路设计t（121）
4.5 FPGA/CPLD电路焊接、调试经验总结t（124）
4.6 本书配套FPGA开发平台硬件介绍t（128）
4.6.1 VIP_Board 3.0硬件资源介绍t（128）
4.6.2 VIP_Board 3.0相关外设实物介绍t（130）
第5章 Verilog HDL设计与Testbench 文件架构t（134）
5.1 Verilog HDL设计t（134）
5.1.1 Verilog HDL与VHDL的对比t（134）
5.1.2 Verilog HDL的发展t（135）
5.1.3 Verilog HDL代码设计风格t（136）
5.2 Testbenc 件架构t（141）
5.2.1 Testbench的介绍t（141）
5.2.2 Testbench代码设计风格t（142）
5.3 Quartus II工程目录文件夹的定制t（145）
第6章 4位计数器的设计与仿真验证t（147）
6.1 写在前面的话t（147）
6.2 FPGA/CPLD开发流程t（147）
6.3 基于Quartus II 13.0的4位计数器设计流程t（149）
6.3.1 Quartus II 工程的创建t（149）
6.3.2 4位计数器的逻辑电路设计t（152）
6.3.3 Quartus II编译流程与工程设置分析t（155）
6.4 基于Modelsim-Altera 10.1d的4位计数器仿真验证流程t（166）
6.4.1 关于FPGA设计的各种仿真概念分析t（167）
6.4.2 Modelsim版本的简要介绍t（168）
6.4.3 Modelsim工程的创建t（168）
6.4.4 Testbench激励文件的编写t（171）
6.4.5 Modelsim波形的仿真与分析t（174）
6.5 设计思路的验证与总结t（182）
第7章 LED驱动电路设计t（183）
7.1 LED驱动电路设计方案1—入门t（183）
7.1.1 LED驱动电路设计方案t（183）
7.1.2 8位LED的自加显示实验t（185）
7.2 LED驱动电路设计方案2—升级t（196）
7.2.1 LED电路设计方案t（196）
7.2.2 74HC595驱动分析与实现t（198）
7.3 8位LED跑马灯显示实验t（208）
7.4 LED 呼吸灯的设计t（215）
7.4.1 PWM协议的基本介绍t（215）
7.4.2 LED呼吸灯的设计t（216）
第8章 独立按键与矩阵键盘的FPGA驱动电路实现t（227）
8.1 按键及其工作模式介绍t（227）
8.1.1 按键抖动原理分析t（228）
8.1.2 硬件消抖动t（228）
8.1.3 软件消抖动t（230）
8.2 独立按键的FPGA驱动电路设计t（230）
8.2.1 独立按键电路设计t（230）
8.2.2 FSM状态机的Verilog HDL介绍t（231）
8.2.3 FPGA按键驱动设计方案1t（234）
8.2.4 FPGA按键驱动设计方案2t（248）
8.3 矩阵键盘的FPGA驱动电路设计t（252）
8.3.1 工作原理及电路设计t（252）
8.3.2 FPGA矩阵键盘驱动设计t（255）
第9章 “Hello World”的LCD1602显示驱动实现t（267）
9.1 LCD1602介绍及硬件设计t（267）
9.1.1 LCD1602字符液晶介绍t（267）
9.1.2 LCD1602硬件电路设计t（268）
9.1.3 LCD1602的时序及初始化分析t（271）
9.2 LCD1602的FPGA驱动电路实现t（275）
9.2.1 LCD1602的C语言实现方案t（276）
9.2.2 LCD1602的Verilog HDL实现方案t（277）
0章 优化设计FPGA全局时钟管理模块t（290）
10.1 异步复位，同步释放机制t（290）
10.1.1 组合电路中的竞争-冒险t（291）
10.1.2 时序电路中的竞争-冒险t（292）
10.2 无PLL的全局时钟管理模块设计t（296）
10.3 Quartus II IP核介绍及PLL的定制t（305）
10.3.1 Quartus II IP核的介绍t（305）
10.3.2 PLL IP核的定制与分析t（311）
10.4 带PLL的全局时钟管理模块设计t（319）
1章 基于FPGA与MCU通信的SPI协议设计t（325）
11.1 SPI总线协议介绍及硬件的设计t（325）
11.1.1 SPI总线协议介绍t（325）
11.1.2 STM8的硬件电路设计t（327）
11.1.3 SPI总线协议时序分析t（329）
11.2 SPI总线协议的通信实现t（330）
11.2.1 STM8的SPI总线收发设计t（330）
11.2.2 边沿检测电路的FPGA实现t（332）
11.2.3 SPI通信的数据接收模块设计t（334）
11.2.4 SPI通信的数据发送模块设计t（343）
2章 基于FPGA与PC通信的UART串口设计t（351）
12.1 追根溯源透析串口通信t（351）
12.1.1 串口通信简介t（351）
12.1.2 串口波特率t（354）
12.1.3 串口协议分析t（354）
12.2 串口电路的设计t（355）
12.2.1 TTL转RS-232电路的设计t（355）
12.2.2 USB→UART转换电路设计t（356）
12.2.3 UART电路的调试t（357）
12.3 细说真正的任意分频t（358）
12.3.1 分频电路的重要性t（358）
12.3.2 任意频率发生器原理t（358）
12.3.3 任意频率发生器的验证t（360）
12.4 串口通信的硬件实现t（364）
12.4.1 uart_receiver接收模块的设计t（364）
12.4.2 uart_transfer发送模块的设计t（372）
12.4.3 PC2FPGA UART联调测试t（376）
3章 基于FPGA的VGA驱动显示设计t（383）
13.1 VGA接口、时序及驱动电路设计t（383）
13.1
......
评论晒单