●章 EDA技术概述001
1.1 EDA技术及其发展002
1.2 Top-down设计与IP核复用004
1.2.1 Top-down设计004
1.2.2 Bottom-up设计005
1.2.3 IP复用技术与SoC005
1.3 数字设计的流程006
1.3.1 设计输入007
1.3.2 综合007
1.3.3 布局布线008
1.3.4 仿真008
1.3.5 编程配置009
1.4 常用的EDA工具软件009
1.5 EDA技术的发展趋势012
习题1013
第2章 FPGA/CPLD器件014
2.1 PLD器件概述015
2.1.1 PLD器件的发展历程015
2.1.2 PLD器件的分类015
2.2 PLD的基本原理与结构017
2.2.1 PLD器件的基本结构017
2.2.2 PLD电路的表示方法018
2.3 低密度PLD的原理与结构019
2.4 CPLD的原理与结构023
2.4.1 宏单元结构023
2.4.2 典型CPLD的结构024
2.5 FPGA的原理与结构025
2.5.1 查找表结构025
2.5.2 Cyclone IV器件结构027
2.6 FPGA/CPLD的编程元件030
2.7 边界扫描测试技术034
2.8 FPGA/CPLD的编程与配置035
2.8.1 在系统可编程035
2.8.2 FPGA器件的配置036
2.8.3 Cyclone IV器件的编程037
2.9 Intel的FPGA/CPLD器件040
2.10 FPGA/CPLD的发展趋势043
习题2043
第3章 Quartus Prime使用指南044
3.1 Quartus Prime原理图设计046
3.1.1 半加器原理图设计输入046
3.1.2 1位全加器设计输入049
3.1.3 1位全加器的编译050
3.1.4 1位全加器的仿真052
3.1.5 1位全加器的056
3.1.6 配置数据固化与脱机运行060
3.2 基于IP核的设计062
3.2.1 用LPM_COUNTER设计模24方向可控计数器063
3.2.2 用LPM_ROM模块实现4×4无符号数乘法器069
3.3 SignalTap II的使用方法076
3.4 Quartus Prime的优化设置与时序分析080
习题3084
第4章 VHDL设计初步087
4.1 VHDL简介088
4.2 VHDL组合电路设计089
4.3 VHDL时序电路设计093
习题4098
第5章 VHDL结构与要素099
5.1 实体100
5.1.1 类属参数说明100
5.1.2 端口说明101
5.2 结构体102
5.3 VHDL库和程序包103
5.3.1 库103
5.3.2 程序包106
5.4 配置107
5.5 子程序110
5.5.1 过程（PROCEDURE）110
5.5.2 函数（FUNCTION）112
5.6 VHDL文字规则114
5.6.1 标识符114
5.6.2 数字115
5.6.3 字符串116
5.7 数据对象116
5.7.1 常量116
5.7.2 变量117
5.7.3 信号117
5.7.4 文件118
5.8 VHDL数据类型118
5.8.1 预定义数据类型119
5.8.2 用户自定义数据类型122
5.8.3 数据类型的转换125
5.9 VHDL运算符127
5.9.1 逻辑运算符127
5.9.2 关系运算符127
5.9.3 算术运算符128
5.9.4 并置运算符129
5.9.5 运算符重载129
习题5130
第6章 VHDL基本语句132
6.1 顺序语句133
6.1.1 赋值语句133
6.1.2 IF语句133
6.1.3 CASE语句139
6.1.4 LOOP语句142
6.1.5 NEXT与EXIT语句143
6.1.6 WAIT语句144
6.1.7 子程序调用语句146
6.1.8 断言语句146
6.1.9 REPORT语句147
6.1.10 NULL语句148
6.2 并行语句148
6.2.1 并行信号赋值语句148
6.2.2 进程语句153
6.2.3 块语句156
6.2.4 元件例化语句157
6.2.5 生成语句159
6.2.6 并行过程调用语句161
6.3 属性说明与定义语句162
6.3.1 数据类型属性162
6.3.2 数组属性163
6.3.3 信号属性164
习题6165
第7章 VHDL设计进阶166
7.1 行为描述167
7.2 数据流描述168
7.3 结构描述169
7.3.1 用结构描述设计1位全加器169
7.3.2 用结构描述设计4位加法器171
7.3.3 用结构描述设计8位加法器172
7.4 三态逻辑设计173
7.5 分频器设计175
7.5.1 占空比为50%的奇数分频175
7.5.2 半整数分频178
7.5.3 数控分频器179
7.6 用锁相环IP核实现倍频和相移180
习题7186
第8章 VHDL有限状态机设计187
8.1 有限状态机188
8.1.1 有限状态机的描述188
8.1.2 枚举数据类型190
8.2 有限状态机的描述方式192
8.2.1 三进程表述方式192
8.2.2 双进程表述方式193
8.2.3 单进程表述方式196
8.3 状态编码198
8.3.1 常用的编码方式199
8.3.2 用ATTRIBUTE指定编码方式200
8.3.3 用常量进行编码202
8.4 有限状态机设计要点203
8.4.1 起始状态的选择和复位203
8.4.2 多余状态的处理205
8.5 有限状态机应用实例206
8.5.1 用有限状态机控制流水灯206
8.5.2 用有限状态机控制A/D采样209
习题8211
第9章 VHDL数字设计与优化212
9.1 流水线设计213
9.2 资源共享216
9.3 4×4矩阵键盘219
9.4 字 符 液 晶224
9.5 汉字图形点阵液晶230
9.6 VGA显示器237
9.6.1 VGA显示原理与时序237
9.6.2 VGA彩条信号发生器239
9.6.3 VGA图像显示与控制244
9.7 音乐演奏电路250
9.7.1 音乐演奏实现的方法250
9.7.2 实现与252
习题9255
0章 VHDL的Test Bench仿真257
10.1 VHDL仿真概述258
10.2 VHDL测试平台258
10.2.1 用VHDL描述仿真激励信号259
10.2.2 用TEXTIO进行仿真262
10.3 ModelSim SE仿真实例265
10.3.1 图形界面仿真方式268
10.3.2 命令行仿真方式271
10.3.3 ModelSim SE时序仿真272
习题10275
1章 VHDL设计实例278
11.1 M序列产生器279
11.2 Gold码283
11.3 数字过零检测和等精度频率测量285
11.3.1 数字过零检测286
11.3.2 等精度频率测量287
11.3.3 数字测量系统289
11.4 QPSK数字调制器292
11.5 小型神经网络301
11.6 数字AGC305
习题11314
附录A VHDL关键字315
参考文献316
内容简介
本书根据EDA课程教学要求，以提高数字系统设计能力为目标，系统阐述FPGA数字开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、QuartusPrime使用指南、VHDL设计初步、VHDL结构与要素、VHDL基本语句、VHDL设计进阶、VHDL有限状态机设计、VHDL数字设计与优化、VHDL的TestBench仿真、VHDL设计实例等。全书以QuartusPrime、ModelSimSE软件为工具，以VHDL为设计
语言，以可综合的设计为重点，通过诸多精选设计案例，系统阐述数字系统设计方法与设计思想，由浅入深地介绍VHDL工程开发的手段与技能。
本书着眼于实用，紧密联系教学科研实际，实例丰富，配套电子课件、程序代码、习题参考答案等。本书可作为电子、通信、集成电路、计算机、电路与系统、通信与信息系统、测控技术与仪器等专业本科生和研究生的教材，也可供从......
评论晒单