数字系统测试和可测试性设计
作 者: (美)塞纳拉伯丁·纳瓦比(Zainalabedin Navabi) 著;贺海文,唐威昀 译 著
定 价: 85
出 版 社: 机械工业出版社
出版日期: 2015年06月01日
页 数: 368
装 帧: 平装
ISBN: 9787111501541
内容简介
这本书论述了数字系统测试和可测性设计，它通过数字电路设计实例和方法阐明了测试和可测试性的概念。本书还采用Verilog模型和Verilog测试平台实现并解释故障仿真和测试生成算法。本书的优选特点是广泛地使用Verilog和VerilogPLI编写测试应用，这把本书与其他讨论测试和可测试性的书籍区分开来。
(美)塞纳拉伯丁·纳瓦比(Zainalabedin Navabi) 著;贺海文,唐威昀 译 著
塞纳拉伯丁·纳瓦比，博士系美国伍斯特理工学院电气与计算机工程专业教授。Navabi博士在集成电路行业发展早期撰写了多本VHDL，Verilog开发工具的培训教材。Navabi博士从1976年开始使用硬件描述语言，他为早期的硬件描述语言开发了寄存器传输级仿真器。1981年，他开发了一个可以从RTL描述生成MOS管电路布局的综合工具。1981年后，他开始涉及大量基于硬件描述语言的项目。他著述颇丰，在硬件描述语言仿真，综合以及数字系统测试方面发表了很多论文。1990年，他在美国东北大学开设了门硬件描述语言的课程。自从那时起，他开始在美国和其他国家开设相关主题的培训班。除了在学校从事教学和科研工作外，......
前 言这是一本关于测试和数字电路可测试性的书。在这本书中，使用系统设计的语言来介绍和设计测试电路。在介绍数字电路设计的实践和方法的同时，介绍了测试和可测试性的概念。在本书中，我们展示了如何测试数字电路，如何设计可测电路，如何充分使用现有的寄存器传输级（RTL）设计、验证方法和工具。 本书采用Verilog模型和Verilog测试平台，用它们实现故障仿真和测试生成算法，并解释仿真和测试结果。在介绍可测电路的部分，我们用Verilog描述了各种扫描和BIST方法。同时，使用Verilog的测试平台搭建虚拟测试机，以检查和评估这些可测试性方法。在设计可测试性电路的过程中，使用Verilog的测试平台来评估这些电路，从而提高主设计的可测试性。 首先，我们建立了Verilog测试环境，它可以进行门级故障仿真和测试生成。同时使用Verilo......
评论晒单