VERILOG数字系统设计教程(第4版)/夏宇闻/十一五
作 者: 夏宇闻 著
定 价: 65
出 版 社: 北京航空航天大学出版社
出版日期: 2019年07月01日
页 数: 502
装 帧: 平装
ISBN: 9787512424692
●绪论
●部分 Verilog数字设计基础
● 章 Verilog的基本知识
● 1.1 硬件描述语言HDL
● 1.2 Verilog HDL的历史
● 1.2.1 什么是Verilog HDL
● 1.2.2 Verilog HDL的产生及发展
● 1.3 Verilog HDL和VHDL的比较
● 1.4 Verilog的应用情况和适用的设计
● 1.5 采用Verilog HDL设计复杂数字电路的优点
● 1.5.1 传统设计方法――电路原理图输入法
● 1.5.2 Verilog HDL设计法与传统的电路原理图输入法的比较
● 1.5.3 Verilog的标准化与软核的重用
● 1.5.4 软核、固核和硬核的概念及其重用
● 1.6 采用硬件描述语言(Verilog HDL)的设计流程简介
● 1.6.1 自顶向下(Top_Down)设计的基本概念
● 1.6.2 层次管理的基本概念
● 1.6.3 具体模块的设计编译和仿真的过程
● 1.6.4 具体工艺器件的优化、映像和布局布线
● 小结......
内容简介
本书讲述了利用硬件描述语言(VerilogHDL)设计复杂数字系统的方法。这种方法源自20世纪90年代的美国,在美国取得成效后迅速在其他优选工业国得到推广和普及。利用硬件描述语言建模、通过仿真和综合技术设计出极其复杂的数字系统是这种技术的优选优势。本书从算法和
评论晒单